日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 2月13日

出 願 番 号

Application Number:

特願2003-034678

[ST.10/C]:

[JP2003-034678]

出 願 人 Applicant(s):

三菱電機株式会社

2003年 3月 7日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

543340JP01

【提出日】

平成15年 2月13日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 29/812

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

日坂 隆行

【特許出願人】

【識別番号】

000006013

【住所又は居所】 東京都千代田区丸の内二丁目2番3号

【氏名又は名称】

三菱電機株式会社

【代理人】

【識別番号】 100062144

【弁理士】

【氏名又は名称】 青山 葆

【選任した代理人】

【識別番号】 100086405

【弁理士】

【氏名又は名称】 河宮 治

【選任した代理人】

【識別番号】 100113170

【弁理士】

【氏名又は名称】 稲葉 和久

【手数料の表示】

【予納台帳番号】 013262

【納付金額】

21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】 半導体基板上に形成されたチャネル層と、

前記チャネル層の上に形成されたショットキー層と、

前記ショットキー層の上に設けられたゲート電極と、

前記ショットキー層の上で、前記ゲート電極から互いに反対方向に離間した 2 箇所にそれぞれ n + 層を介して設けられたソース電極とドレイン電極と を備え、

前記ショットキー層より狭いバンドギャップを有する第1層と、前記第1層の 上に、前記ショットキー層に対してバンド不連続を有する第2層とが、前記ショットキー層の中に挿入されていることを特徴とする半導体装置。

【請求項2】 前記第1層は、格子欠陥を有する材料からなることを特徴とする請求項1に記載の半導体装置。

【請求項3】 半導体基板上に形成されたチャネル層と、

前記チャネル層の上に形成されたショットキー層と、

前記ショットキー層の上に設けられたゲート電極と、

前記ショットキー層の上で、前記ゲート電極から互いに反対方向に離間した 2 箇所にそれぞれ n + 層を介して設けられたソース電極とドレイン電極と を備え、

p型ドープ層と、前記p型ドープ層の上にn型ドープ層とが、前記ショットキー層の中に挿入されていることを特徴とする半導体装置。

【請求項4】 前記ソース電極の下に、前記ソース電極と前記第1ショットキー層とを接続するp+コンタクト層を有することを特徴とする請求項1から3のいずれか一項に記載の半導体装置。

【請求項5】 前記ソース電極から前記半導体基板まで貫くビアホールを備えることを特徴とする請求項1から3のいずれか一項に記載の半導体装置。

【請求項6】 半導体基板上に形成されたチャネル層と、

前記チャネル層の上に形成されたショットキー層と、

前記ショットキー層の上に設けられたゲート電極と、

前記ショットキー層の上で、前記ゲート電極から互いに反対方向に離間した 2 箇所にそれぞれ n + 層を介して設けられたソース電極とドレイン電極と を備え、

前記ショットキー層の表面をP系化合物半導体層で覆ったことを特徴とする半 導体装置。

【請求項7】 前記ソース電極と前記ショットキー層との間の前記n+層と、前記ドレイン電極と前記ショットキー層との間の前記n+層とをそれぞれ上下方向から挟む第1及び第2のP系化合物半導体層を備えることを特徴とする請求項6に記載の半導体装置。

【請求項8】 n-層と、前記n-層をそれぞれ上下方向から挟む第3及び第4のP系化合物半導体層とが、前記n+層と前記ショットキー層との間に挟まれていることを特徴とする請求項6に記載の半導体装置。

【請求項9】 前記P系化合物半導体層は、InGaP層であることを特徴とする請求項6から8のいずれか一項に記載の半導体装置。

【請求項10】 前記チャネル層を上下方向から挟む第1及び第2電子供給層をさらに備えることを特徴とする請求項1から9のいずれか一項に記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、MESFET、PHEMT等の半導体装置に関する。

[0002]

【従来の技術】

マイクロ波帯からミリ波帯の高周波トランジスタとして、GaAsやInPを用いたショットキーゲート電界効果トランジスタ (metal-semiconductor field effect transistor: MESFET)、歪み高電子移動度トランジスタ (pseudom orphic high electron mobility transistors: PHEMT) 等が用いられている。これらのデバイスは、高出力RF (radio frequency) 出力動作させた場合

には、電界に起因する素子劣化を起こすことが知られている(例えば、非特許文献1、非特許文献2参照。)。特に、高周波トランジスタは、高周波数特性が要求されるので、ゲート長、チャネル深さ等の素子寸法を小さく設計される。このような素子を高電圧動作させた場合には、電界が非常に高くなり、電界に起因する特性劣化が生じやすい。例えば、GaAs PHEMTは、室温でのRF信頼性試験で出力が低下するとともに、動作時に高温になることが報告されている(例えば、非特許文献3)。

[0003]

また、狭いバンドギャップの第1の半導体層と広いバンドギャップの第2の半導体層を有し、上記第1の半導体層中の上記第2の半導体層との界面に2次元電子ガスチャンネルが形成される高電子移動度トランジスタにおいて、第2の半導体層との間でp-n接合を形成し、且つエネルギーバンド構造において、第2の半導体層の伝導体下端より高い伝導体下端を有して障壁を形成するゲート部となる第3の半導体層を、第2の半導体層上に設けて構成している(例えば、特許文献1参照。)。さらに、キャリア供給層やバッファ層中にこれらの層よりもバンドギャップが大きい化合物半導体層(エネルギー障壁層)を挿入することによってキャリアに対するエネルギー障壁を形成し、リーク電流を減らし、更に低雑音性能の向上を図る化合物半導体装置がある(例えば、特許文献2参照。)。またさらに、キャリア供給層の中に禁制帯幅の大きな層を形成し、正孔の流入を阻止している高電子移動度トランジスタがある(例えば、特許文献3参照。)。

[0004]

【特許文献1】

特開昭64-36080号公開公報

【特許文献 2】

特開平6-244218号公開公報

【特許文献3】

特開平9-205196号公開公報

【非特許文献1】

GaAs IC symposium (1995)、第81-84

頁

【非特許文献2】

GaAs IC symposium (1994)、第259-2 62頁

【非特許文献3】

GaAs MANTECH (1997)、第42-45頁

[0005]

【発明が解決しようとする課題】

PHEMTの劣化機構は、次のように考えられている。まず、高電界動作時に衝突電離により高エネルギーを持ったホットエレクトロン又はホットホールのホットキャリアが発生し、このホットキャリアが半導体装置の表面に到達して該表面を劣化させる。ホットキャリアがホットエレクトロンの場合には、表面パッシベーション膜にトラップされ、その負電荷のために空乏層が延びてチャネル狭窄が起こる。その結果、I_{max}値が低下し、PHEMTの特性が劣化すると考えられる。この劣化機構は電界が大きくなるほど顕著になる。また、高周波特性を向上させるためにInP系HEMT、あるいはメタモルフィックHEMTでは、衝突電離のエネルギーが大きくなるため、特性劣化が顕著となる。

[0006]

本発明の目的は、MESFETやPHEMT等の半導体装置において、電界による特性劣化を抑制することである。

[0007]

【課題を解決するための手段】

本発明に係る半導体装置は、半導体基板上に形成されたチャネル層と、

前記チャネル層の上に形成されたショットキー層と、

前記ショットキー層の上に設けられたゲート電極と、

前記ショットキー層の上で、前記ゲート電極から互いに反対方向に離間した2 箇所にそれぞれn+層を介して設けられたソース電極とドレイン電極と を備え、

前記ショットキー層より狭いバンドギャップを有する第1層と、前記第1層の

上に、前記ショットキー層に対してバンド不連続を有する第2層とが、前記ショットキー層の中に挿入されていることを特徴とする。

[0008]

【発明の実施の形態】

本発明の実施の形態に係る半導体装置について、添付図面を用いて説明する。なお、図面においては実質的に同一の部材には同一の符号を付している。

[0009]

実施の形態1.

本発明の実施の形態1に係る半導体装置について、図1と図2とを用いて説明する。図1は、この半導体装置の断面図である。この半導体装置は、チャネル層にInGaAs層を用いた歪み高電子移動度トランジスタ(PHEMT)である。また、この半導体装置は、GaAs基板10上に、A1GaAsバッファ層9、Siドープの下部電子供給層8、InGaAsチャネル層7、Siドープの上部電子供給層6、A1GaAsショットキー層5a、5bが順に積層されている。さらに、この半導体装置は、2層のショットキー層5aとショットキー層5bとの間に再結合層12と、該再結合層12の上に設けられたバリア層11とが挟まれていることを特徴とする。また、上記ショットキー層5bの上には、ゲート電極1が設けられている。また、ショットキー層5bの上で、ゲート電極1から互いに反対方向に離間してn+GaAs層4を介してソース電極2とドレイン電極3とが設けられている。

[0010]

ここで、ショットキー層5には、通常A1のモル比0.24以下のA1GaAs層が用いられる。また、バリア層11は、ショットキー層5に対してバンド不連続(ΔEc、ΔEv)な半導体材料からなり、ホール又は電子等のキャリアに対してバリア効果を有する。バリア層11として、例えば、ショットキー層5よりA1のモル比が高い0.4以上のA1GaAs層や、InGaP層を用いることができる。さらに、再結合層12は、ショットキー層5よりバンドギャップが狭い材料からなる。再結合層12には、例えば、InGaAsに酸素ドープされた層を用いることができる。また、再結合層12には、界面又は層内に格子

欠陥を有する層を用いてもよい。

[0011]

次に、この半導体装置において、ショットキー層5a、5bの間に設けられた再結合層12と、バリア層11とによる効果について、図2を用いて説明する。図2は、RF高出力動作時において、高電界のためにチャネル層4内で発生したホットキャリアが再結合層12で消滅する過程を示す概略図である。高電界のために発生したホットキャリアは、上記バリア層11があるので、該バリア層11より上の表面に到達しない。このためホットキャリアによる表面劣化が抑制される。また、該バリア層11で止められたホットキャリアは、バリア層11の下に設けられた再結合層12でホールと電子との再結合によって消滅する。再結合層12がない場合、バリア層11で止められたホットキャリア、例えば、ホットホールがバリア層下で蓄積された場合にはポテンシャルが下がり、Idsが増加してキンク波形を生じると考えられる。この半導体装置では、バリア層11と、該バリア層の下に再結合層12を設けたことによりホットキャリアによる表面劣化を防ぐと共に、ホットキャリアの蓄積を防ぐことができる。

[0012]

実施の形態2.

本発明の実施の形態2に係る半導体装置について図3と図4とを用いて説明する。図3は、この半導体装置の断面図である。この半導体装置は、2層のショットキー層5 a とショットキー層5 b との間に再結合層12と、該再結合層12の上に設けられたバリア層11とが挟まれていることを特徴とする。さらに、ソース電極2の下に、n+層4とショットキー層5 a とバリア層11と再結合層12とを貫いて、ソース電極2とショットキー層5 b とを接続するp+コンタクト層15が設けられていることを特徴とする。このp+コンタクト層15は、p型ドーパントMg、C等のイオン注入によって形成される。

[0013]

次に、このp+コンタクト層15による効果について、図4を用いて説明する 。図4は、ソース電極2の下に設けたp+コンタクト層15によってバリア層1 1の下のホットホール26をソース電極2に流す過程を示す概略図である。その ため、バリア層11の下でのホール (hole) の蓄積が抑制される。

[0014]

実施の形態3.

本発明の実施の形態3に係る半導体装置について図5を用いて説明する。図5は、この半導体装置の断面図である。この半導体装置では、ショットキー層5 a、5 b の間に n 型ドープ層13と、該 n 型ドープ層13の下に p 型ドープ層14を設けていることを特徴とする。 n 型ドープ層13と p 型ドープ層14との積層によって、n 型ドープ層13ではポテンシャルが下がり、 p 型ドープ層14ではポテンシャルが上がるため、バンド不連続が生じる。このため、この半導体装置では、ホットホールに対してバリア効果を有する。

[0015]

実施の形態4.

本発明の実施の形態4に係る半導体装置について図6を用いて説明する。図6は、この半導体装置の断面図である。この半導体装置は、2層のショットキー層5aとショットキー層5bとの間にn型ドープ層13と、該n型ドープ層13の上に設けられたp型ドープ層14とが挟まれていることを特徴とする。さらに、ソース電極2からGaAs基板10まで貫くビアホール16を設けていることを特徴とする。このビアホール16によって、n型ドープ層13とp型ドープ層14とによってせき止められたホールは、ビアホール16からソース電極に流れる。これにより、ホットホールの蓄積が抑制される。

[0016]

なお、この例ではビアホール16は、GaAs基板10の面から開口され、ソース電極2まで貫通されたが、逆に、ソース電極2から開口され、GaAs基板10まで貫通されてもよい。

[0017]

実施の形態5.

本発明の実施の形態5に係る半導体装置について図7を用いて説明する。図7は、この半導体装置の断面図である。この半導体装置では、GaAs基板10上に、A1GaAsバッファ層9、Siドープの下部電子供給層8、InGaAs

チャネル層 7、Siドープの上部電子供給層 6、A1GaAsショットキー層 5 が順に積層されている。また、上記ショットキー層 5 の上には、ゲート電極 1 が設けられている。さらに、ショットキー層 5 の上で、ゲート電極 1 から互いに反対方向に離間した箇所で、2層の I n G a P 層 1 7、1 8 に挟まれた n + G a A s 層 4 を介してソース電極 2 とドレイン電極 3 とが設けられている。なお、I n G a A s 層 1 8 は、ショットキー層 5 の表面を覆っている。

[0018]

次に、n+GaAs層4を2層のInGaP層17、18で挟むことによる効果について説明する。電界による表面劣化は、ショットキー層5の表面とn+GaAs層4の表面で生じる。一方、P系のInGaP等の化合物半導体は、As系のGaAs、A1GaAs等の化合物半導体と比較して、酸化が起こりにくい。また、InGaPは、価電子帯でのバンド不連続(ΔEv)が大きく、ホットホールに対するバリア効果がある。さらに、InGaPは、表面酸化を生じにくい。そこで、表面劣化が生じやすいショットキー層5の表面とn+GaAS層とをInGaP層17、18で覆うことによって表面劣化が抑制される。なお、この半導体装置の作製では、図7に示す所定形状のInGaPは、GaAs、A1GaAsに対するInGaPの選択的なエッチングによって形成される。

[0019]

実施の形態 6.

本発明の実施の形態6に係る半導体装置について図8を用いて説明する。図8は、この半導体装置の断面図である。この半導体装置では、GaAs基板10上に、A1GaAsバッファ層9、Siドープの下部電子供給層8、InGaAsチャネル層7、Siドープの上部電子供給層6、A1GaAsショットキー層5が順に積層されている。また、上記ショットキー層5の上には、ゲート電極1が設けられている。さらに、ショットキー層5の上で、ゲート電極1から互いに反対方向に離間した箇所で、2層のInGaP層17、18に挟まれたn-GaAs層4と、n+GaAs層4とを介して、ソース電極2とドレイン電極3とがそれぞれ設けられている。なお、InGaAs層18は、ショットキー層5の表面を覆っている。

[0020]

この2層のInGaP層17、18に挟まれたn-GaAs層4と、n+GaAs層4とを設けた効果について説明する。上記実施の形態5で説明したのと同様に、ショットキー層5の表面と、n-GaAs層19の表面とをInGaP層17、18で覆うことによって、高電界による表面劣化が抑制される。

[0021]

なお、上記実施の形態では、GaAs PHEMTを例として説明したが、本発明はこれに限定されず、MESFET、InP系HEMT、メタモルフィックHEMT等のFET (field-effect transistor) 構造を有する半導体装置にも適用可能である。

[0022]

【発明の効果】

本発明に係る半導体装置によれば、2層のショットキー層の間に再結合層と、該再結合層の上に設けられたバリア層とを備える。RF高出力動作時において、高電界のためにチャネル層内で発生したホットキャリアは、上記バリア層でせき止められてこれより上の表面に到達しない。このためホットキャリアによる表面劣化が抑制される。また、該バリア層で止められたホットキャリアは、バリア層の下に設けられた再結合層でホールと電子との再結合によって消滅する。そこで、ホットキャリアの蓄積を防ぐことができる。

【図面の簡単な説明】


- 【図1】 本発明の実施の形態1に係る半導体装置の断面図である。
- 【図2】 図1の半導体装置において、バリア層と再結合層とによってホットキャリアを再結合させて消滅させる過程を示す概略図である。
 - 【図3】 本発明の実施の形態2に係る半導体装置の断面図である。
- 【図4】 図3の半導体装置において、ソース電極下に設けたp+層によってバリア層下のホットホールをソース電極に流す過程を示す概略図である。
 - 【図5】 本発明の実施の形態3に係る半導体装置の断面図である。
 - 【図6】 本発明の実施の形態4に係る半導体装置の断面図である。
 - 【図7】 本発明の実施の形態5に係る半導体装置の断面図である。

【図8】 本発明の実施の形態6に係る半導体装置の断面図である。 【符号の説明】


1 ゲート電極、2 ソース電極、3 ドレイン電極、4 n+GaAs層、5 、5a、5b AlGaAs層 (ショットキー層)、6 上部電子供給層、7 チャネル層、8 下部電子供給層、9 バッファ層、10 GaAs基板、11 バリア層、12 再結合層、13 n型ドープ層、14 p型ドープ層、15 p+コンタクト層、16 ビアホール、17、18 InGaP層、19 n ーGaAs層、20 電子、22 ホール、24 ホットホール、26 ホットホールの経路

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】



【図7】



【図8】



【書類名】 要約書

【要約】

【課題】 MESFETやPHEMT等の半導体装置において、電界による特性 劣化を抑制する。

【解決手段】 半導体装置は、半導体基板10上に形成されたチャネル層7と、前記チャネル層の上に形成されたショットキー層5a、5bと、前記ショットキー層の上に設けられたゲート電極1と、前記ショットキー層の上で、前記ゲート電極から互いに反対方向に離間した2箇所にそれぞれn+層4を介して設けられたソース電極2とドレイン電極3とを備え、前記ショットキー層より狭いバンドギャップを有する第1層12と、前記第1層の上に、前記ショットキー層に対してバンド不連続を有する第2層11とが、前記ショットキー層の中に挿入されている。

【選択図】 図1

出願人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社